Metodo di pagamento
![hsbc](/img/service-policies-hsbc.png)
![paypal](/img/service-policies-paypal.png)
![wu](/img/service-policies-wu.png)
![mg](/img/service-policies-mg.png)
Configuration SRAM for FBGA
PLCC20Produttore:
ProduttorePart #:
EPC2LC20N
Scheda dati:
Mount:
Surface Mount
Number Of Pins:
20
Weight:
722.005655 mg
Frequency:
16.7 MHz
EDA/CAD Modelli:
All bill of materials (BOM) can be sent via email to
[email protected],
or fill below form to Quote for EPC2LC20N, guaranteed quotes back within
12hr.
Compila il breve modulo sottostante e ti forniremo immediatamente il preventivo.
The MAX 9000 family of in-system-programmable, high-density, highperformance EPLDs is based on Altera’s third-generation MAX architecture. Fabricated on an advanced CMOS technology, the EEPROMbased MAX 9000 family provides 6,000 to 12,000 usable gates, pin-to-pin delays as fast as 10 ns, and counter speeds of up to 144 MHz.
Mount | Surface Mount | Number of Pins | 20 |
Weight | 722.005655 mg | Frequency | 16.7 MHz |
Max Frequency | 10 MHz | Max Operating Temperature | 70 °C |
Max Supply Voltage | 5.25 V | Memory Size | 256 kB |
Memory Type | FLASH | Min Operating Temperature | 0 °C |
Min Supply Voltage | 3 V | Operating Supply Current | 50 µA |
Operating Supply Voltage | 5 V | Schedule B | 8542320050 |
Height | 3.81 mm | Length | 8.97 mm |
Width | 8.97 mm |
Relativi al servizio post-vendita e alla liquidazione
Metodo di pagamento
Per canali di pagamento alternativi, contattaci a:
[email protected]metodo di spedizione
AVAQ determina e confeziona tutti i dispositivi in base ai requisiti di protezione contro le scariche elettrostatiche (ESD) e il livello di sensibilità all'umidità (MSL)..
Prodotto 365 giorni
Qualità garantita
Promettiamo di fornire un servizio di garanzia della qualità di 365 giorni per tutti i nostri prodotti.
Qtà. | Prezzo unitario | Est. Prezzo |
---|---|---|
1+ | - | - |
I prezzi sottostanti sono solo di riferimento.
Arrived well thank you