Questo sito web utilizza i cookie. Utilizzando questo sito, acconsenti all'utilizzo dei cookie. Per ulteriori informazioni, dai un'occhiata al nostro politica sulla riservatezza.

Le immagini servono solo come riferimento,

Vedi Specifiche Tecniche

TC94A15FG +BOM

Single-Chip Digital Servo Processor Incorporating CD Head Amplifier

Produttore:

TOSHIBA
ProduttorePart #:

TC94A15FG
Scheda dati:

TC94A15FG Scheda dati (PDF)
Automotive:

No
Supplier Cage Code:

J2925
HTSUSA:

8542310001
Schedule B:

8542310000
EDA/CAD Modelli:

Richiedi modelli CAD gratuiti per TC94A15FG

Caratteristiche principali

Incorporates a 4 ch-stereo analog switch for AD converter input.
Incorporates a 1 ch stereo line-out.
Incorporates a 1 bit ∑ ∆-type AD converter (two channels).
THD: −82dB (typ.) S/N: 95dB (typ.)
Incorporates a 1 bit ∑ ∆-type DA converter (four channels).
THD: −86dB (typ.) S/N: 98dB (typ.)
Incorporates a trimming analog volume for each output of DA converter. 0dB to −24dB (1dB step)
As digital input/output port, this has 3 input port (6 ch) and 1 output port (2 ch), enabling input/output of sampling of 96 kHz/24 bit.
Incorporates a built-in digital de-emphasis filter.
Incorporates a digital attenuator.
Incorporates a boot ROM to set a coefficient automatically, which enables to transfer an initial data from built-in ROM/RAM to registers at the time of resetting Boot ROM: 512 words
The DSP block specifications are as follows:
Data bus: 24 bits
Multiplier/adder: 24 bits × 16 bits + 43 bits → 43 bits
Accumulator: 43 bits (sign extension: 4 bits)
Program ROM: 1024 words × 32 bits
Coefficient RAM: 384 words × 16 bits
Coefficient ROM: 256 words × 16 bits
Offset RAM: 16 words × 11 bits
Data RAM: 256 words × 24 bits
Interface buffer RAM: 32 words × 16 bits
Operation speed: 22.5 MIPS (510 step/fs: master clock = 768 fs, fs = 44.1 kHz)
Note 1: At the time of an analog input, approximately 170 steps (85 step/ch) in 510 step are used for the operation of the decimation filter for AD converters.
Incorporates data delay RAM (32 kbits).
Delay RAM: 2048 words × 16 bits (32 kbits)
The microcontroller interface can be selected between Toshiba original 3 line mode and I2C mode.
CMOS silicon structure supports high speed.
Power supply is a single 5 V.
The package are 60-pin and 80 pin flat package.

Specifiche

Automotive	No	Supplier Cage Code	J2925
HTSUSA	8542310001	Schedule B	8542310000
PPAP	No

Politiche di servizio e altro

Relativi al servizio post-vendita e alla liquidazione

Pagamento

Metodo di pagamento

TT/bonifico bancario

PayPal

Western Union

Grammo dei soldi

Per canali di pagamento alternativi, contattaci a:

[email protected]

Spedizione e imballaggio

metodo di spedizione

Fedex

UPS

DHL

NTN

Imballaggio

AVAQ determina e confeziona tutti i dispositivi in base ai requisiti di protezione contro le scariche elettrostatiche (ESD) e il livello di sensibilità all'umidità (MSL)..