Questo sito web utilizza i cookie. Utilizzando questo sito, acconsenti all'utilizzo dei cookie. Per ulteriori informazioni, dai un'occhiata al nostro politica sulla riservatezza.

Le immagini servono solo come riferimento,

Vedi Specifiche Tecniche

H28S7Q302BMR +BOM

Produttore:

SKHYNIX
ProduttorePart #:

H28S7Q302BMR
Scheda dati:

H28S7Q302BMR Scheda dati (PDF)
Pacchetto/custodia:

BGA
Tipologia di prodotto:

Interface ICs
EDA/CAD Modelli:

Richiedi modelli CAD gratuiti per H28S7Q302BMR

E-mail: [email protected]

Skype: live:.cid.ab6b29428937b76

tel: +852 95804164

H28S7Q302BMR Descrizione generale

DESCRIPTIONThe MH28S72PJG is 134,217,728 - word x 72-bit Sy nchronous DRAM stacked structural module. This consist of thirty -six industry standard 64M x 4 Sy nchronous DRAMs in TSOP.The stacked structure of TSOP on a card edge dual inline package prov ides any application where high densities and large of quantities memory are required.This is a socket-ty pe memory module ,suitable f or easy interchange or addition of module.FEATURES• Utilizes industry standard 64M X 4 Synchronous DRAMs in TSOP package , industry standard Resister in TSSOP package , and industrystandard PLL in TSSOP package.• Single 3.3V +/- 0.3V supply• Burst length 1/2/4/8/Full Page (programmable)• Burst type sequential / interleave (programmable)• Column access random• Burst W rite / Single W rite (programmable)• Auto precharge / Auto bank precharge controlled by A10• Auto refresh and Self refresh• LVTTL Interface• 8192 refresh cycles every 64msAPPLICATION Main memoryunit for computers, Microcomputer memory.

Caratteristiche principali

Utilizes industry standard 64M X 4 Synchronous DRAMs in TSOP package , industry standard Resister in TSSOP package , and industrystandard PLL in TSSOP package.
Single 3.3V +/- 0.3V supply
Burst length 1/2/4/8/Full Page (programmable)
Burst type sequential / interleave (programmable)
Column access random
Burst W rite / Single W rite (programmable)
Auto precharge / Auto bank precharge controlled by A10
Auto refresh and Self refresh
LVTTL Interface
8192 refresh cycles every 64ms

Specifiche

Product Category

IC Chips

Politiche di servizio e altro

Relativi al servizio post-vendita e alla liquidazione

Pagamento

Metodo di pagamento

TT/bonifico bancario

PayPal

Western Union

Grammo dei soldi

Per canali di pagamento alternativi, contattaci a:

[email protected]

Spedizione e imballaggio

metodo di spedizione

Fedex

UPS

DHL

NTN

Imballaggio

AVAQ determina e confeziona tutti i dispositivi in base ai requisiti di protezione contro le scariche elettrostatiche (ESD) e il livello di sensibilità all'umidità (MSL)..